IBM y Siemens preparan a ingenieros para diseñar chips con tecnología de 0,7 nm

IBM y Siemens han unido fuerzas para impulsar las herramientas de diseño de chips basadas en la arquitectura Nanostack.

El objetivo de las empresas es preparar a los ingenieros para trabajar con tecnología de 0,7 nm, lo que podría aumentar la densidad de transistores y reducir el consumo energético de los futuros chips.

La tecnología Nanostack y sus ventajas

La arquitectura Nanostack, también conocida como CFET, consiste en apilar transistores de tipo n y de tipo p verticalmente, en lugar de colocarlos uno al lado del otro. Este enfoque permite un uso más eficiente del área del chip y aumenta la densidad de componentes.

IBM estima que esta tecnología podría albergar unos 100 000 millones de transistores en un chip de 150 mm² (casi el doble que con un proceso de 2 nm). La empresa también prevé una mejora potencial del rendimiento del 50 % o una reducción del consumo energético del 70 % en comparación con los chips de 2 nm.

No sin retos: las complejidades del nuevo diseño

Sin embargo, el apilamiento vertical de transistores complica el diseño de los chips debido a la resistencia eléctrica y a las interacciones térmicas entre los componentes. Para hacer frente a estos retos, IBM tiene previsto lanzar una versión preliminar de un kit de diseño de procesos (PDK).

El kit incluirá bibliotecas de celdas lógicas estándar y matrices SRAM, lo que permitirá a los ingenieros probar los diseños de circuitos y evaluar la densidad de disposición, el rendimiento y el consumo energético antes de que comience la fabricación.

Siemens apoyará el desarrollo de EDA

Siemens ayudará a adaptar las herramientas de automatización del diseño electrónico (EDA) a la nueva arquitectura. La empresa se convirtió en un actor clave en este mercado tras adquirir Mentor Graphics en 2017 por 4.5 mil millones de dólares.

También se espera que en la colaboración participen diseñadores de chips, fabricantes de equipos y organizaciones de investigación. 

Está previsto que el PDK preliminar se lance en el primer trimestre de 2027, mientras que IBM espera que la tecnología se implemente en la práctica a más tardar en 2031.